


1. a. design 中, 可能會遇到多個 clock domain 互相連接之情況.

+15



- c. 1 stage 可能導致充電不足而不夠穩定.

2.

MVS, 多個 V_{th} 同時存在單一電路.

DVFS, 透過改變 V_{BS} 等, 動態調整 V_{th} .



SVS, 單一 V_{th} .

3.

若小到大電壓，可能導致 $V_{DD} < V_{AH-1}$ ，永遠無法運作

⇒ V_{DD} 的 level shifter 來改變電壓

4.



因 $G-clk-and$ 會卡在 0

所以若當 $clk=1$ 且 awake 產生 glitch，就會導致

function 出錯，故只允許

$clk=0$ 時，可以改值 (不影響 function)

同在，但是

$G-clk-or$ 卡在 1

5

a. 因 wire 或任一 instance，其實都有 R, C 的影響，導致電流從 V_{DD} 到 ground 的大小會逐漸變小。

b. add strip 使 power 可以貫穿整個

core area

6. 當作 custom cell 時

6 需要得知此新 cell 的特性

7.

a. 保護 macro 不受其他 standard cell 的影響

b. 因電流過大, 造成 metal 斷裂

c. 在 fetching 時, 會使用大量帶電粒子
而 metal 可能就會帶有大量電荷,
易破壞 gate oxide

8.

(a) cross talk

(b) antenna effect

(c)

9.

① switch metal layer.

② reduce parallel metal.

10.

Interface (modport ());

system clock clock;

INF PATTERN (input clock,

input A,

input B,

input C,

output D,

output E);

INF DESIGN (output A, output B, output C,
input D, input E);

endinterface

endinterface

11.

a. $\frac{2^{10}}{16} = 2^6 = 64$

b. signal_0 有 從 0 → 1, 0 → 2 ..., 1 → 0, 1 → 1 ..., 4 → 4.
的變化且 signal_3 有 0 有 1 至 100 = 2

且 同上, signal_3 有 1 or 2 時, 也要至少 100 = 2

且 signal_1 == 1 的情況至少 100 = 2 次 cross

且 signal_2 在 0 ~ 63 區間至少 100 = 2

且 signal_2 在 64 ~ 127 區間至少 100 = 2

且 signal_2 在 960 ~ 1023 區間至少 100 = 2

12. wire [3:0] DVAL;

Assume 1: assume property (DVAL == # past (DVAL));

assert
✓
Assertion 1: property (@ (posedge clk)) (

en_n && data_in == DVAL |> ## [0: #] en_n = 0 && data_out == DVAL)

);

* en_n 假设有 fifo 同意接收值

en_n = 0 假设有 fifo 有 写出答案

13.

COI 是檢查所有 assert 是否完整檢查到所有可能

而 proof coverage 則會根據 code 來看 assert

是否對此 design 適用 ~~X~~

所以 proof coverage 是 COI 的子集合

COI 不需要, 而 proof coverage 要